UNIWERSYTET ŁÓDZKI - Centralny System Uwierzytelniania
Strona główna

Przedmioty w rejestracji Rej na Programowanie układów FPGA - II st niest inf IV sem 15-L1718FPGA

Lista uwzględnia również te przedmioty, które są chwilowo wyłączone z rejestracji (ale były lub będą uwzględnione w innych jej turach).
Filtry
Zaloguj się, aby uzyskać dostęp do dodatkowych opcji

Konkretniej - pokazuj tylko te przedmioty, dla których istnieje otwarta rejestracja taka, że możesz w jej ramach zarejestrować się na przedmiot.

Dodatkowo pokazywane są również te przedmioty, na które jesteś już zarejestrowany (lub składałeś prośbę o zarejestrowanie).

Pokaż tylko przedmioty z wybranej grupy: Boldem są napisane grupy przedmiotów zawierające przedmioty, dla których istnieje otwarta rejestracja taka, że możesz w jej ramach zarejestrować się na przedmiot.
Jeśli chcesz zmienić te ustawienia na stałe, edytuj swoje preferencje w menu Mój USOSweb.
Legenda
Jeśli przedmiot jest prowadzony w danym cyklu dydaktycznym, to w odpowiedniej komórce pojawi się koszyk rejestracyjny. Ikona koszyka zależy od tego, czy możesz się rejestrować na dany przedmiot.
niedostępny (zaloguj się!) - nie jesteś zalogowany
niedostępny - aktualnie nie możesz się rejestrować
zarejestruj - możesz się zarejestrować
wyrejestruj - możesz się wyrejestrować (lub wycofać prośbę)
prośba - złożyłeś prośbę o zarejestrowanie (i nie możesz jej już wycofać)
zarejestrowany - jesteś pomyślnie zarejestrowany (i nie możesz się wyrejestrować)
Kliknij na ikonę "i" przy koszyku, aby uzyskać dodatkowe informacje.

L-17/18 - Semestr letni 2017/2018
(zajęcia mogą być semestralne, trymestralne lub roczne)
Opcje
L-17/18
1500-ZUIFPGA
Zajęcia przedmiotu
Semestr letni 2017/2018
  • Ćwiczenia informatyczne - 18 godzin
Grupy przedmiotu

Skrócony opis

Głównym celem przedmiotu jest nauczenie studentów umiejętności pisania programów w języku AHDL w celu programowania układów FPGA firmy Altera.

W tym celu zaprezentowana zostanie składnia języka AHDL, główne biblioteki, struktura hierarchiczna programów. Omówione zostaną podstawowe elementy układów FPGA mające bezpośrednią implementację w języku AHDL: rejestry, układy kombinacyjne, pamięci, układy arytmetyczne i mnożące itd.

Omówione zostaną tzw. hazady, czyli niebezpieczne konfiguracje logiczne, co prawda pracujące, ale generujące krótkotrwałe zakłócenia impulsowe tzw. gliche. Omówione zostaną metody eliminacji glitchy metodą redundancji (tablice Karnaugha) oraz przetwarzanie synchroniczne.

Kolejnym etapem będzie kompilacja, eliminacja błędów syntaktycznych i optymalizacja czsowa. Przedyskutowane zastaną warianty kompilacji w ramach różnych ustawień opcji kompilatora. By możliwe były testy na platformie sprzętowej (development kits), zostaną przywiązane piny chipa FPGA.

Strona przedmiotu
kontakt deklaracja dostępności USOSweb 7.0.3.0-0