Drukuj sylabusProgramowanie układów cyfrowych
Informacje ogólne
| Kod przedmiotu: | 1500-DIIB4PUC |
| Kod Erasmus / ISCED: | (brak danych) / (brak danych) |
| Nazwa przedmiotu: | Programowanie układów cyfrowych |
| Jednostka: | Wydział Fizyki i Informatyki Stosowanej |
| Grupy: | |
| Punkty ECTS i inne: |
0 LUB
4.00
LUB
3.00
(zmienne w czasie)
|
| Język prowadzenia: | polski |
| Forma studiów: | stacjonarne |
| Wymagania wstępne: | Podstawowa wiedza z zakresu fizyki, elektrotechniki, elektroniki i techniki cyfrowej. |
| Skrócony opis: |
Celem wykładu/pracowni z elektroniki i układów cyfrowych jest rozszerzenie wiedzy na temat teorii oraz metod opisu i syntezy układów cyfrowych, z uwzględnieniem metod komputerowego projektowania układów cyfrowych za pomocą modeli opisanych w języku VHDL ze szczególnym naciskiem na praktyczne aspekty programowania i realizacji układów w strukturach programowalnych PLD. Ponadto wyrobienie samodzielności podczas przeprowadzania ćwiczeń oraz utrwalanie nawyku sporządzania raportów z wykonanej pracy. |
| Pełny opis: |
Celem wykładu/pracowni z elektroniki i układów cyfrowych jest rozszerzenie wiedzy na temat teorii oraz metod opisu i syntezy układów cyfrowych, z uwzględnieniem metod komputerowego projektowania układów cyfrowych za pomocą modeli opisanych w języku VHDL ze szczególnym naciskiem na praktyczne aspekty programowania i realizacji układów w strukturach programowalnych PLD. Ponadto wyrobienie samodzielności podczas przeprowadzania ćwiczeń oraz utrwalanie nawyku sporządzania raportów z wykonanej pracy. |
| Efekty uczenia się: |
Wiedza student potrafi opisywać struktury FPGA o średnim poziomie komplikacji student potrafi projektować systemy oparte na strukturach programowalnych student potrafi stosować jeden z języków opisu sprzętu do konfiguracji i testowania struktur programowalnych Umiejętności Student potrafi projektować układy kombinacyjne i sekwencyjne. student potrafi wyjaśnić na podstawie opisu w VHDL działanie układu cyfrowego potrafi śledzić dokumentację techniczną i na jej podstawie tworzyć projekty układów cyfrowych potrafi identyfikować przyczyny błędów na podstawie danych z symulatora i analizatora stanów logicznych Kompetencje społeczne potrafi czytać schematy i dokumentację techniczną elementów elektronicznych i na jej podstawie dopasowywać standardy napięciowe. |
Zajęcia w cyklu "Semestr letni 2023/2024" (w trakcie)
| Okres: | 2024-02-26 - 2024-09-30 |
 
PN LI
WT LI
ŚR CZ PT |
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Informacje dodatkowe: | Brak |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 20.00% Wykonanie ćwiczenia - 30.00% Projekt / Studium przypadku - 50.00% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2022/2023" (zakończony)
| Okres: | 2023-02-20 - 2023-09-30 |
PN LI
WT ŚR LI
CZ PT |
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Informacje dodatkowe: | Brak |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 20.00% Wykonanie ćwiczenia - 30.00% Projekt / Studium przypadku - 50.00% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2021/2022" (zakończony)
| Okres: | 2022-02-21 - 2022-09-30 |
PN WT LI
LI
ŚR CZ PT |
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 0.20% Wykonanie ćwiczenia - 0.30% Projekt / Studium przypadku - 0.50% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2020/2021" (zakończony)
| Okres: | 2021-03-08 - 2021-09-30 |
PN WT ŚR CZ PT LI
|
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 0.20% Wykonanie ćwiczenia - 0.30% Projekt / Studium przypadku - 0.50% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2019/2020" (zakończony)
| Okres: | 2020-02-24 - 2020-09-30 |
PN LI
WT ŚR CZ PT LI
|
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 0.20% Wykonanie ćwiczenia - 0.30% Projekt / Studium przypadku - 0.50% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2018/2019" (zakończony)
| Okres: | 2019-02-18 - 2019-09-30 |
PN WT LI
ŚR LI
CZ PT |
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 Metody eksponujące | Pokaz Metody podające | Wykład informacyjny Metody podające | Wykład problemowy Metody poszukujące | Giełda pomysłów (burza mózgów) Metody poszukujące | Metoda ćwiczeniowa Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % Dodatkowe warunki zaliczenia przedmiotu: Brak Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest w oparciu o wyniki nastepujących składników zaliczenia: Przygotowanie do wykonania ćwiczenia - 0.20% Wykonanie ćwiczenia - 0.30% Projekt / Studium przypadku - 0.50% Ocena z formy "Laboratorium informatyczne lub pracownia fizyczna 1" ustalana jest na podstawie następującej skali: Poniżej 50.00% - ocena 2 50.00% i więcej - ocena 3 60.00% i więcej - ocena 3,5 70.00% i więcej - ocena 4 80.00% i więcej - ocena 4,5 90.00% i więcej - ocena 5 Dodatkowe warunki zaliczenia formy: Brak |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 Podstawowe informacje na temat struktur PLD Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf Linie zegarowe. Język VHDL Środowisko Xilinx ISE i ModelSim XE Tworzenie projektu: behawioralny i strukturalny styl opisu układu Tworzenie pliku testowego test bench Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów Współpraca ze stykami (debouncer) Sekwencyjny układ mnożący: realizacja algorytmu Bootha. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego Projekt zaliczeniowy |
|
| Literatura: |
Literatura podstawowa Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 Majewski, Zbysiński „układy FPGA w przykładach”. Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa Wilkinson „Układy cyfrowe”. J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne http://www.xilinx.com/. http://www.xilinx.com/support/download/index.htm. |
|
Zajęcia w cyklu "Semestr letni 2017/2018" (zakończony)
| Okres: | 2018-02-19 - 2018-09-30 |
PN WT ŚR CZ LI
PT |
| Typ zajęć: |
Ćwiczenia informatyczne, 42 godzin
|
|
| Koordynatorzy: | Sławomir Pawłowski | |
| Prowadzący grup: | Sławomir Pawłowski | |
| Lista studentów: | (nie masz dostępu) | |
| Zaliczenie: |
Przedmiot -
Ocena zgodna z regulaminem studiów
Ćwiczenia informatyczne - Ocena zgodna z regulaminem studiów |
|
| Metody dydaktyczne: | Laboratorium informatyczne lub pracownia fizyczna 1 • Metody eksponujące | Pokaz • Metody podające | Wykład informacyjny • Metody podające | Wykład problemowy • Metody poszukujące | Giełda pomysłów (burza mózgów) • Metody poszukujące | Metoda ćwiczeniowa • Metody poszukujące | Metoda laboratoryjna (eksperymentu) |
|
| Sposoby i kryteria oceniania: | OCENA KOŃCOWA Z PRZEDMIOTU jest ustalana zgodnie z algorytmem: Ocena z formy: "Laboratorium informatyczne lub pracownia fizyczna 1" ocena * 100.00 % przygotowanie do ćwiczeń Przygotowanie do wykonania ćwiczenia 0.20 wykonanie ćwiczenia Wykonanie ćwiczenia 0.30 Projekt 0.50 |
|
| Treści kształcenia: | Laboratorium informatyczne lub pracownia fizyczna 1 1. Podstawowe informacje na temat struktur PLD 2. Charakterystyka układów FPGA serii Spartan 6 i Artix 7 Zyng 7000 3. Płytka rozwojowa Nexys3 i Nexys4. Rola pliku master.ucf 4. Linie zegarowe. 5. Język VHDL 6. Środowisko Xilinx ISE i ModelSim XE 7. Tworzenie projektu: behawioralny i strukturalny styl opisu układu 8. Tworzenie pliku testowego test bench 9. Kombinacyjne bloki funkcjonalne. Bufor trójstanowy, dekodery, multipleksery, kodery priorytetu, sumatory, kontrola parzystości. 10. Modele sekwencyjnych bloków logicznych w VHDL: zatrzask, przerzutnik synchroniczny typu JK i T, rejestry, liczniki. preskaler 11. Projektowanie synchronicznych bloków sekwencyjnych: algorytmiczne automaty stanów, synteza na podstawie diagramów ASM, automaty stanów w VHDL, jednostki testowe automatów stanów 12. Współpraca ze stykami (debouncer) 13. Sekwencyjny układ mnożący: realizacja algorytmu Bootha. 14. Multipleksowana obsługa poczwórnego wskaźnika siedmiosegmentowego |
|
| Literatura: |
Literatura podstawowa • Skahill Kevin Język VHDL Projektowanie programowalnych układów logicznych Wydawnictwo: WNT • Mark Zwoliński „Projektowanie układów cyfrowych z wykorzystaniem języka VHDL” ISBN: 978-83-206-1635-4 • Majewski, Zbysiński „układy FPGA w przykładach”. • Pasierbiński, Zbysiński „Układy programowalne”. Literatura dodatkowa • Wilkinson „Układy cyfrowe”. • J. Kalita „Podstawy elektroniki cyfrowej”. Inne materiały dydaktyczne • http://www.xilinx.com/. • http://www.xilinx.com/support/download/index.htm. |
|
Właścicielem praw autorskich jest UNIWERSYTET ŁÓDZKI.
